“论文笔记:《Co-Exploration of Neural Architectures and Heterogeneous ASIC Accelerator Designs Targeting Multiple Tasks》”

这篇论文是2020年2月发表在arxiv的《Co-Exploration of Neural Architectures and Heterogeneous ASIC Accelerator Designs Targeting Multiple Tasks》。第一作者为圣母大学的博士后Lei Yang(杨蕾),她将于今年秋天加入墨西哥大学担任副教授;姜炜文、史弋宇为mentor,值得一提的是史教授就是去年那位在芝加哥利用“贪心算法”把持枪劫车匪徒抓获的老板。

作者提出了一个同时搜索神经网络的结构和硬件架构的方法NASAIC。
支持多个任务的DNN搜索,且支持异构硬件PE的搜索。这篇文章也对搜索空间进行了可视化,分析了搜索的好处。

方法

搜索框架

  • 给定多任务的workload W,最大化DNN网络的accuracy,并满足latency、energy、area和硬件使用量小于threshold
  • 加速器可以有多个sub-accelerators,每个sub-accelerators可以使用不同的dataflow,加速器按照DNN层进行前向预测
  • 多个任务使用执行不同的DNN,将DNNs的每个Layer分配到加速器的sub-accelerators上执行,计算reward

搜索空间

  • DNN
    • 为Workload中的每个Task $T_i\in W$ 搜索一个DNN $D_i=<B_i, L_i, H_i, acc_i>$
      • $B_i$为backbone
      • $L_i、H_i$为层数、每层的参数(channel size, 连接关系等)
    • 通过NAS去搜索$D_i$的参数$H_i$
  • ASIC Accelerator
    • 包含多个sub-accelerator,用NoC连接
    • 使用NAS搜索每个sub-accelerator的参数<dataflow,pe_number,noc_bandwidth>
      • dataflow可以选择shidiannao、NVDLA等
      • PE总数量限制小于4096
      • NoC总带宽限制小于64GB/s
    • memory buffer的大小根据最大化硬件利用率来

硬件性能评估

  • 使用MAESTRO(开源cost model)模拟,将网络层分配到硬件上执行,得到latency energy area

搜索方法

  • 用controller来sample每个network的结构和每个sub-accelerator的type和参数
  • 计算reward,并用policy gradient的方法更新controller
  • 交替搜索DNN和硬件
    • SA阶段:Neural Architecture exploration
    • SH阶段:Hardware design exploration

实验

  • 不同任务组合下的explore space
    • W1: CIFAR-10+Nuclei(segmentation)
    • W2: CIFAR-10+STL-10(classification)
    • W3: CIFAR-10
    • classification: ResNet-9架构
    • segmentation: UNet架构
    • sample 500个网络-每个网络sample 10种硬件设计
  • 观察
    • 最好的设计不一定最靠近限制线
    • 相比于NAS->ASIC和ASIC->HW-NAS,交替搜索能得到更好的效果
    • 异构设计比同构设计有优势

评价

多任务与异构神经网络的架构设计很有意思,虽然这篇文章只尝试了小数据集,但结果显示了异构设计的优势。

论文笔记 《Best of Both Worlds: AutoML Codesign of a CNN and its Hardware Accelerator》

这篇论文是2020年5月发表于arxiv的《Best of Both Worlds: AutoML Codesign of a CNN and its Hardware Accelerator》,作者是来自三星剑桥AI中心和牛津大学的研究员。第一作者是Mohamed S. Abdelfattah。通讯是牛津副教授Nicholas D. Lane(李克澜),做机器学习系统、手机传感器、边缘计算等,值得一提的是,Nicholas教授2011-2015在MSRA带过Mobile and Sensing Systems group (MASS)。

这篇文章对软件-硬件联合搜索进行了建模,使用强化学习搜索CNN网络结构和加速器硬件设计的参数,利用NASBench在CIFAR-10上比较了联合搜索、交替搜索和分离搜索三种搜索方式的优劣,最后再CIFAR-100上做了实验,使用1000个GPU hours搜索不错的网络。

方法

搜索框架

  • CNN和Hardware的搜索总空间为$S=O_{nn1}O_{nn2}…O_{hw1}O_{hw2}$
  • 目标为找到最优的参数,使得有Evaluate函数测试的overhead最小,$s^* = arg\min_{s\inS}E(s)$
  • 使用RL在空间S中进行搜索
    • 网络结构和google的NAS_RL一样,由Controller(RNN网络)一个个预测每一个参数
    • 优化算法使用policy gradient,更新的梯度为$\nabla_{\theta}\pi_{\theta}(s_t)E(s_t)$
  • Evaluate函数考虑accuracy、latency、area
    • 他们的weighted sum作为评分
    • $Evaluate(s)=w_a Norm(-area(s))+ w_l Norm(-lat(s))+ w_a Norm(acc(s))$
    • 其中Norm是(min,max)到(0,1)
  • Constraint
    • 对acc、lat和area有要求,如lat<一个值
    • 如果sample不满足constraint,则惩罚,reward为负分
      • Controller更不容易生成这些不满足条件的sample

CNN搜索空间

  • 采用了NASBench的搜索空间
    • 类似ResNet的结构,其中Block这里称作Cell的结构
    • 限制了最多7个operations、9个connections

硬件搜索空间

  • 采用了CHaiDNN库,能部署在FPGA上
    • Data buffer(调整depth)
    • 内外通信bandwidth
    • Conv Engine(调整 filter维度和pixel维度的并行度)
    • 1x1卷积和3x3卷积单元的比例
    • 是否使用片上Pooling单元

硬件性能评估

  • Area
    • 建模每个模块使用的CLB(configurable logic blocks)、DSP、BRAM与面积关系
    • 根据每个sample使用情况计算Area
    • 实际综合面积开销平均1.6%误差
  • Latency
    • FPGA上跑每个单元各自在不同配置下的时间,记录下来
    • 根据每个sample的模型查表直接计算Latency
    • 和实际有约15%的误差

NASBench探索

  • 将NASBench中的所有网络和所有硬件架构组合,产生3.7billion个数据。
  • 选取其中的Pareto-optimal画在一张图上,进行分析
    • 确实是一个三方向的trade-off
    • 只有0.0001%的样本在帕累托最优集上,因此手工设计是几乎不可能
    • 帕累托最优的不同网络的结构有136种和硬件架构有338种,说明没有能通吃的结构

设计搜索方法

  • Combined search: 一个controller,直接联合优化CNN结构和硬件
    • 效果最好
    • 但搜索空间大,收敛慢
  • Phase search: 两个controller,交替优化CNN结构和硬件
    • 效果稍微次于Combined search
    • 收敛更快
  • Separate search: 先CNN搜索,搜完之后再硬件搜索
    • 最好的10个网络里面,有8个没有满足lat和area的constraint
    • 不考虑硬件去搜索CNN结构,会导致硬件执行效率有很大的随机性

CIFAR-100实验

  • 用 performance/area 来evaluate网络
    • 训练过程中,逐渐加大performance/area的constraint
  • 使用Combined search,2300个sample
  • 平台:6x Machine x 8x Nvidia 1080 = 48Card
    • 共 ~1000GPU hours
  • 结果分析
    • 不使用pooling engine好
    • 硬件的设计和网络的需求很Match,data buffer刚好够

评价

这篇论文在硬件设计空间、硬件评估模型以及搜索策略上面都没有创新,算是延续了之前的设计。
亮点在于通过对于整个NASBench搜索空间的所有的网络拿出来进行了分析,并且给出了帕累托最优。证明了Codesign有很大潜力,并且搜索空间有规律性,人工设计效率低。

论文阅读: Device-Circuit-Architecture Co-Exploration for Computing-in-Memory Neural Accelerators

读了论文2020年5月发表在arxiv上的《Device-Circuit-Architecture Co-Exploration for Computing-in-Memory Neural Accelerators》(早期版本发表于19年11月),也是圣母大学史弋宇老师组的作品。第一作者为姜炜文,博士后,博士导师为匹兹堡大学的Jingtong Hu。

文章提出了搜索框架NACIM,对底层器件选用(device)、硬件架构设计(circuit)和神经网络结构(architecture)联合搜索,以得到最优的PIM神经网络加速器以及运行在上面的神经网络。在搜索时同时考虑了PIM硬件的variation。

方法

搜索空间

  • NN 神经网络结构
  • Quantization 量化
    • 每一层的Activation和Weight分别设定量化bitwidth
    • Integer(0-3bit) Fraction(0-6bit)
  • DataFlow
    • Weight/output/row stationary和no local reuse
    • 实际PIM适用于weight stationary
  • Circuit
    • PE、PE Array、buffer size、NoC bandwidth
  • Device
    • ReRAM, FeFET, STT-MRAM
    • 不同device有不同的random telegraph noise(RTN)

搜索方法

  • 交替搜索
    • explore NN+Quantization+Device
    • explore Quantization+Circuit

考虑PIM硬件的variation训练量化网络

  • 建模random telegraph noise(RTN)为高斯分布

硬件评估模型

  • 使用对Quantization支持的NeuroSIM建模

实验

  • CIFAR-10和Nuclei(segmentation)
    • CIFAR-10选用VGG-like Space(VLS)
    • Nuclei选用Encoder-Decoder Space(EDS)

评价

把搜索空间扩展到了器件层面,在训练过程中使用了针对器件随机误差的训练方法,大大减少了误差。虽然实验不多,但是很有开创性。

论文笔记: Designing Network Design Spaces

读了一篇FAIR何凯明组刚发的论文《Designing Network Design Spaces》,作者全都来自于Facebook AI Research(FAIR),包括大名鼎鼎的Ross Girshick、Piotr Dollár和Kaiming He组合,一作是伯克利的Ph.D Ilija Radosavovic(可能是斯拉夫人名)。

这篇文章通过对网络设计空间中的模型进行分析,找到好模型的规律,手工缩小设计空间,再从缩小的设计空间中找到更小的设计空间,一步步对设计空间进行设计。最后发现了一个好模型的空间,这个空间里的模型可以由量化的线性函数确定每个block的widths和depths。

方法

初始设计空间

  • AnyNet:类ResNet的Block,每个block有4个自由度(width w, numbers of blocks d, group size(中间层是group conv) g, bottleneck ratio r)
  • 输入224x224,4个blocks,和ResNet一样的stride
  • 自由度是power of 2,(空间大小2e18)

不使用NAS,使用grid search

  • 每次从设计空间随机sample 500 models进行训练10epochs
  • 画EDF(Error distribution function)图片(x轴是error,y轴是probability,类似于ROC曲线),可以直观地看到一个搜索空间的好坏,便于比较
  • 另外一个参考指标是自由度-error 散点图,可以看到不同的自由度下面error的趋势
  • 对于网络大小的参考指标是 flops-自由度,然后把good models的区域标志出来,然后画出均值曲线
  • 好坏网络分别的 block_index-自由度 或者 自由度1-自由度2 曲线

人工优化搜索空间的目标

  • 简化搜索空间的结构
  • 提升或者保持空间的模型表现
  • 保持model的diversity
  • 可解释性

优化路径

  • AnyNetXB: shared bottleneck ratio:不同blocks共享(EDF没变化,7e16)
  • AnyNetXC: shared groups (EDF没变化 3e14)
  • AnyNetXD: $w_{i+1}>=w_{i}$ (EDF变好 1e13)
  • AnyNetXE: $d_{i+1}>=d_{i}$ 5e11
  • RegNet: quantized linear$u_j=w_0+w_a\cdot j for 0<=j<=d$,然后用一个分段函数(因为一个stage w是一样的)去近似它,让拟合误差$e_fit$小 3e8

设计hint

  • 最好网络的depth是稳定的,大概是20blocks(60 layers),不是说层数越高越好
  • 最好的网络bottleneck 1.0最好(没有bottleneck)
  • width multiplier $w_m$约2.5
  • (g,w_a,w_0)随着计算复杂度增加增加

效果

  • REGNETX-600MF top1error 25.9%
  • REGNETY-600MF top1error 24.5%(加了SE)

评价

一开看这篇文章的时候,还不是非常理解为什么有这么好的NAS算法之后还要对设计空间进行设计,难道我们不就是想找一个最优的网络吗?直接NAS不就好了?看完论文才发现,可解释性是多么的重要,神经网络不是玄学,网络的设计也不是玄学,通过一步步的优化搜索空间,我们才能直观地了解到怎样设计网络才是好的,为未来的设计提供指导性的思想。神经网络的设计也是(EDF好的才算好的)。人工优化搜索空间的四个目标是另一个需要业界注意的问题。这篇文章最让我受益匪浅的是它的方法学,在多目标优化的情况下怎么分解成一个个的小问题。还是有一些毛病:RegNet的quantize方法不是很优美、后面解释alternate design choice的时候224x224放大之类的问题不是很solid。

Your browser is out-of-date!

Update your browser to view this website correctly. Update my browser now

×